본문 바로가기
카테고리 없음

반도체 Chip 구조

by sj.gongdori 2022. 11. 20.

Chip과 반도체


 우리는 반도체라는 말을 들으면 가장 먼저 떠올리는 것이 각종 전자제품에 들어가는 검고 작은 네모난 Chip을 생각할 것이다. 그러나 통상적으로 사용되는 의미에 앞서 반도체는 독특한 물질의 특성을 말하는 과학적 용어다. Chip의 구조에 관해서 설명하기에 앞서 반도체 물질에 대해서 간략하게 알아보자. 과학적으로 전기적인 특성으로 물질을 구분 지을 때는 크게 도체와 부도체로 나눈다. 도체는 금속과 같이 전기가 통하는 물질을 말하며 부도체는 반대로 고무처럼 전기가 통하지 않는 물질을 말한다. 반도체는 이름에서 알 수 있듯이 ‘반’만 도체라는 의미이며 따라서 도체가 되기도 하고 부도체가 되기도 하는 물질을 말한다. 이런 반도체의 특성을 활용하여 우리는 Transistor를 만들어 활용한다. 다양한 조건별로 반도체의 상태를 조절하여 도체인 경우 1, 부도체인 경우 0으로 만들어 이진법 신호를 만들 수 있다. 이 신호를 활용하여 전기적 신호를 만들고 그 신호들의 집합으로 특정한 역할을 하는 Chip을 만들게 된다. 다양한 반도체 물질이 존재하지만, 반도체 업계에서는 대부분 실리콘(Si)을 활용하여 Chip을 생산하고 있다. 이런 이유에서 반도체 업계에서 사용하는 실리콘이라는 용어는 물질 자체를 의미하기도 하지만, Chip의 하드웨어를 지칭하는 데 사용하기도 한다.

Wafer와 FEOL


 반도체의 구조는 전반적으로 건물을 건축하듯이 밑에서 붙어 쌓아 올라가는 구조로 만들어진다. 반도체는 Wafer라고 하는 순수한 Si 덩어리로부터 시작된다. Si는 건물로 치면 튼튼한 지반이 될 것이다. 이 Wafer는 우리가 애국가의 한 장면에서 자주 봐서 익숙할 수 있다. 애국가 영상에서 하얀 방진복을 입고 반짝이는 원판을 들고 있는 장면을 본 적이 있을 것이다. 그 반짝이는 원판이 바로 wafer다. 이 Wafer에 위에 건물의 저층부에 해당하는 반도체에서 사용할 트랜지스터(Transistor)를 만들게 된다. 트랜지스터를 만드는 이 과정을 FEOL(Fronted End of Line)이라고 한다. 사용하는 Transistor의 구조와 종류에 따라 FEOL 공정이 달라진다. 앞서 이야기했듯이 Transistor의 Gate 구조에 따라 MOSFET, FinFET, MBCFET 등으로 구분하며 이는 공정명으로도 활용이 된다. 이와 관련한 자세한 내용은 아래 첨부한 이전 글에서 내용 확인할 수 있다.

 

2022.11.16 - GAA? FINFET? GATE로 구분하는 반도체

 

GAA? FINFET? GATE로 구분하는 반도체

최근 삼성전자의 GAA(Gate-All-Around) 기반의 3nm 공정 양산 소식이 들려왔다. 대다수의 사람은 공정의 숫자가 작아질수록 최신 공정인 것으로 인지하고 있다. 하지만 GAA라는 용어가 어색하고 정확이

sjgongdori.com

 

MEOL과 BEOL


FEOL 공정을 통해 만들어진 트랜지스터들 위에는 전기적으로 연결하는 MEOL(Middle End of Line)과 BEOL(Back End of Line)이 다음으로 이어진다. MEOL은 전기적으로 BEOL과 FEOL을 연결해주는 역할을 하며, BEOL은 회로 설계에 맞춰 Transistor 간의 연결을 해준다. 다시 말하자면 MEOL과 BEOL은 전기 배선의 역할을 하며 실제로 전기 배선과 같이 대부분 금속으로 이루어진다. 역할 적인 측면을 단순하게 볼 수 있지만 MEOL과 BEOL의 구조와 특성에 따라 반도체의 성능과 설계 디자이너들의 자유도에 큰 영향을 끼치기 때문에 공정 평가에서든 공정의 경쟁력에서든 중요한 요소이다. 특히 미세화될수록 변하는 물질의 특성으로 첨단 공정으로 갈수록 다양한 공학적 challenge가 생기며 이를 돌파하기 위해 다양한 공정 기법이 발생하였다. 대표적으로 LELE(Litho-Etch-Litho-Etch), Self-Align 등이 있으며, 미세화 과정에서 사용하는 금속을 바꾸기도 한다.

Package


 FEOL 공정을 통해 트랜지스터를 형성하여 MEOL과 BEOL 공정을 통해 설계된 회로에 맞게 연결을 해주었다면, 이제 남은 것은 우리가 아는 Chip의 형태로 만들어주는 것이다. 앞서 설명한 FEOL 전 공정이라고 부르며, Wafer에서 각 Chip으로 Sawing을 통해 분리하고 우리가 익히 알고 있는 Chip의 형태로 만들어 주는 것을 후공정(Package)이라고 한다. Package는 여러 가지 목적이 있는데 일차적으로 전 공정을 만든 Chip의 다양한 스트레스로부터 보호하는 역할이다. 더불어 반도체는 사용 시 필연적으로 열을 방출하게 되는데 열을 제대로 방출하지 못하게 되면 반도체의 성능과 직접적으로 연결이 되어 열을 방출하는 것도 Package의 중요한 역할 중 하나이다. 그리고 제일 중요한 역할은 전기적, 물리적 연결이다. Chip의 사용처에 따라 연결 방식은 다양한데 최근 다양한 Packaging 연결 방식으로 필요에 따라 Chip의 전체 두께를 축소 시키거나, Chip과 Chip을 다이렉트로 연결해 Interconnect 속도를 향상하기도 한다. 그 와 관련 하여 대표적으로 Interposer, TSV(Through Si Via), Chiplet 등이 있다.

 

 다시 정리해보자면 반도체 Chip은 트랜지스터가 형성되어있는 FEOL, 이를 연결해주는 MEOL, BEOL 마지막으로 이를 보호하고 외부와 연결할 수 있는 형태로 만드는 Package가 있다. 이는 구조로 설명했지만, 공정 진행되는 순서도 이와 같이 진행된다. 파트별로 공정이 미세화됨에 따라 여러 가지 한계점이 드러난다. 그리고 이를 극복하기 위한 새로운 공정들이 등장하고 있으며, 이는 각 기업의 기술력으로 자리 잡고 있다. 이런 과점에서 반도체 공정과 관련된 소식을 접할 때 어떤 파트의 공정인지 그리고 어떤 한계점을 해결하기 위한 공정인지를 이해한다면 조금 더 디테일하게 공정의 경쟁력을 이해할 수 있게 될 것이다. 그리고 아래 Intel에서 제작한 반도체 제작 영상을 같이 본다면 조금 더 쉽게 구조를 이해할 수 있을 것이다.

 

반응형

댓글